阶段目标：在第一步的基础上，集成 VDMA 和 DDR2 内存，实现从帧缓存读取并显示图像。输出结果：Cortex-M3 软核在 DDR2 中写入图像数据，VDMA 自动读取并通过 VGA 显示设备：NEXYS A7开发板架构梳理：MIG 7 Serie...
阅读全文...
FPGA开发（一）基础视频输出与彩条测试
阶段目标：建立可靠的视频时序基准，排除物理显示器和 VGA 接口的干扰，验证视频时序和信号完整性输出结果：VGA 显示器显示标准彩色测试条纹设备：NEXYS A7开发板架构梳理：手写axis_colorbar替代真实视频源，生成标准 AXI-Stream...
阅读全文...
阅读全文...
蓝桥国赛程序设计补充
多路ADC在CubeMX里配置Number Of Conversion为通道数，给几个rank都配置自己的通道，把sampling time改成最大640.5 cyclesmyadc.cdouble v1,v2;
uint v1_value,v2_val...
阅读全文...
阅读全文...
